台積電前研發大將余振華轉戰聯發科!擔任顧問衝刺ASIC與AI基建

分享:

IC 設計龍頭聯發科(2454)強化 AI 與 ASIC 布局再出招。市場傳出,曾任職於台積電(2330)、深耕先進封裝與研發體系多年的余振華,自台積電退休後加入聯發科,擔任非全職顧問,協助高階封裝技術布局與未來路徑規劃,並深化與台積電先進封裝合作,引發半導體業高度關注。

IC 設計龍頭聯發科(2454)強化 AI 與 ASIC 布局再出招。(圖/資料照)
IC 設計龍頭聯發科(2454)強化 AI 與 ASIC 布局再出招。(圖/資料照)

聯發科證實表示,余振華先生自台積電榮退後,公司非常榮幸邀請其擔任非全職顧問,期盼借重其深厚業界經驗與技術專長,協助聯發科高階封裝未來技術之前瞻探索與路徑規劃,同時指導公司深化在台積電高階封裝相關產品合作。

業界人士指出,在 AI ASIC、客製化晶片(Custom ASIC)與資料中心需求快速崛起下,先進封裝已成為 AI 晶片競爭關鍵。尤其隨 CoWoS、SoIC、3D die-to-die、客製化 HBM 與 3.5D 封裝需求大增,聯發科延攬具備台積電先進封裝實戰經驗的重量級人物,也顯示其積極搶進 AI 基礎設施市場的決心。

事實上,聯發科於最新法說會中已明確透露,資料中心與 ASIC 業務將成為未來成長主軸。公司指出,第一個 ASIC 專案已開始貢獻營收,2026 年相關業務規模上看 20 億美元,高於先前市場預估;2027 年 ASIC 市場規模(TAM)更上看 700~800 億美元,時程也較原先預期提前。

聯發科並於法說會中多次強調與台積電在先進封裝領域合作密切。下一代 ASIC 將透過 3D die-to-die、IP 整合與新型封裝技術提升價值。

此外,聯發科近年積極切入 AI 基礎設施技術,除持續開發 400G SerDes、64G die-to-die、IVR 與客製化 HBM 技術,也已投資 Ayar Labs 布局 CPO(共同封裝光學)技術,並與 Microsoft 合作 MicroLED 主動光纜,顯示其 AI 資料中心版圖已從 ASIC 延伸至高速互連與光通訊。

法人分析,聯發科此次延攬余振華,除有助深化與台積電在 CoWoS、SoIC 等先進封裝合作外,更重要的是提前卡位下一世代 AI ASIC 與大型資料中心晶片架構。隨全球 CSP 業者加速發展自研 AI 晶片,市場也看好聯發科未來在 ASIC、資料中心與 AI 邊緣運算領域的成長潛力。(工商時報張珈睿報導)

※本文授權自工商時報,原文見此

【延伸閱讀】
鴻海晚間突遭檢調搜索!公司最新回應曝光
輝達Rubin改寫記憶體版圖!LPDDR躍升AI核心 台廠誰吃紅利?
切斷石油金脈!美國制裁伊朗貨幣交易所及中國石油碼頭 涉進口原油交易

留言衝人氣 1則留言

登入留言有機會獲得旺幣哦!
NO MESSAGE 無任何留言,趕緊搶頭香!